So Sánh Kiến Trúc Bus Wishbone Và Amba Axi
Email tác giả liên hệ:
18161299@student.hcmute.edu.vnDOI:
https://doi.org/10.54644/jte.71B.2022.1234Từ khóa:
Hệ thống trên chip (SoC), Lõi IP, Bus WISHBONE, Bus AMBA AXI, Kiến trúc BusTóm tắt
Trong xu hướng hiện tại của cuộc Cách mạng Công nghiệp 4.0, thiết kế Hệ thống trên chip (SoC) đóng vai trò quan trọng trong các hệ thống nhúng và là một lĩnh vực mũi nhọn của nhiều nước công nghiệp trên thế giới. Sự phát triển nhanh chóng của lĩnh vực công nghệ bán dẫn giúp chúng ta có thể tích hợp ngày càng nhiều các thành phần trên một con chip. Các giao thức bus được phát triển và sử dụng như một giao diện chung cho việc kết nối hiệu quả giữa các thành phần trên chip, giúp giảm mức độ phức tạp, năng lượng tiêu thụ và chi phí sản xuất. Trong bài báo này, nhóm tác giả so sánh hai loại kiến trúc bus phổ biến là bus WISHBONE và AMBA AXI (Advanced Microcontroller Bus Architecture Advanced eXtensible Interface) dựa trên mô hình hệ thống kết nối điểm - điểm bằng cách thực hiện mô phỏng và so sánh hiệu năng của chúng dựa trên thông số tài nguyên, công suất tiêu thụ của mỗi hệ thống. Cụ thể, mô hình kết nối điểm – điểm của cả hai bus sẽ sử dụng một giao diện MASTER là một DMA (Direct Memory Access) kết nối với một giao diện SLAVE là một bộ nhớ RAM (Random Access Memory). Các giao diện này là các lõi IP có thể được sử dụng và tái sử dụng cho các ứng dụng và mục đích khác nhau. Kết quả được thực nghiệm thông qua mô phỏng với phần mềm Xilinx Vivado 2019.1.
Tải xuống: 0
Tài liệu tham khảo
Rohita P. Patil and Pratima V. Sangamkar, “A Review of System-On-Chip Bus Protocols”, International Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering, Vol. 4, Issue 1, January 2015.
Mohandeep Sharma and Dilip Kumar, “WISHBONE BUS ARCHITECTURE – A SURVEY AND COMPARISON”, International Journal of VLSI design & Communication Systems (VLSICS), Vol.3, No.2, April 2012. DOI: https://doi.org/10.5121/vlsic.2012.3210
R. Usselmann, “OpenCores SoC Bus Review Rev. 1.0”, p. 12, January 9, 2001.
Silicore Corporation, WISHBONE SOC Architecture Specification, Revision B.3, USA, 2002.
Chandrala Brijesh A. and Mahesh T. Kolte, “Design and Verification Point-to-Point Architecture of WISHBONE Bus for System-on-Chip”, International Journal of Emerging Engineering Research and Technology, Volume 2, Issue 2, PP 155-159, May 2014.
S. R. M. P. P. S. S., “Design and Implementation of WISHBONE Bus Interface Architecture for SoC Integration USING VHDL ON FPGA”, IJRITCC, vol. 2, no. 7, pp. 1847–1850, Jul. 2014.
A. K. Swain and K. Mahapatra, "Design and verification of WISHBONE bus interface for System-on-Chip integration," 2010 Annual IEEE India Conference (INDICON), 2010, pp. 1-4, doi: 10.1109/INDCON.2010.5712616. DOI: https://doi.org/10.1109/INDCON.2010.5712616
B. Sasi Rekha, G. Ananta Divya, V. Usha Sai Jyothi, "Design of AXI bus interface modules on FPGA", International Conference on Advanced Communication Control and Computing Technologies, 2016.
M Prasanna Deepu, Prof. R. Dhanabal, "Validation of Transactions in AXI Protocol," 2017. DOI: https://doi.org/10.1109/ICMDCS.2017.8211605
Shubhi Sharma, Vidyadhar Jambhale, Abhijeet Shinde and S.Ravi, "Transaction based AMBA AXI bus interconnect in Verilog”, International Research Journal of Engineering and Technology, 2017.
Silicore Corporation, WISHBONE Public Domain Library for VHDL, October 8, 2001.
Richard Herveille, “WISHBONE System-on- Chip (SoC) Interconnection Architecture for Portable IP Cores Revision: B.3”, Open Cores Organization, September 7, 2010.
ARM, AMBA AXI and ACE Protocol Specification, June 3, 2011.
Xilinx, AXI Interconnect v2.1: LogiCORE IP Product Guide, PG059 (v2.1), 2017.
Xilinx, Vivado Design Suite: AXI Reference Guide, UG1037 (v4.0) July 15, 2017.
Xilinx, Zynq-7000 SoC Technical Reference Manual, UG585 (v1.13) April 2, 2021.
Xilinx, Zynq-7000 SoC Data Sheet: Overview, DS190 (v1.11.1) July 2, 2018.
Xilinx, Zynq-7000 SoC: Embedded Design Tutorial, UG1165 (2019.2) October 30, 2019.
Xilinx, Vivado Design Suite User Guide, UG896 (v2019.2) March 3, 2020.
Digilent, ZYBO™ FPGA Board Reference Manual, Rev. B, February 27, 2017.
Tải xuống
Đã Xuất bản
Cách trích dẫn
Số
Chuyên mục
Categories
Giấy phép
Bản quyền (c) 2022 Tạp chí Khoa học Giáo dục Kỹ Thuật - ĐH SPKT TP.HCM
Tác phẩm này được cấp phép theo Giấy phép quốc tế Creative Commons Attribution-NonCommercial 4.0 .
Bản quyền thuộc về JTE.
