Mạch khuyếch đại mức nhiễu thấp tần số 433MHz
Email tác giả liên hệ:
tapchikhgkdt@hcmute.edu.vnTừ khóa:
mạch khuếch đại mức nhiễu thấp (LNA), sở hữu trí tuệ (IP), IIP3, NF (hệ số nhiễu), điểm chắn bậc ba ngõTóm tắt
Một thiết kế mạch khuếch đại mức nhiễu thấp (LNA) ở tần số 433MHz với công nghệ thiết kế 0.13μm RFCMOS của GLOBALFOUNDRIES sẽ được trình bày trong bài báo này. Mạch LNA được thiết kế với hệ số nhiễu NF là 1,905dB, hệ số khuếch đại 15,5dB, thông số ổn định 331, công suất tiêu thụ 13,66mW, điểm chắn bậc ba ngõ vào IIP3 là -4,9dBm và diện tích lõi IP là 806µm x 506µm. Hơn nữa, mạch LNA được phối hợp trở kháng ở ngõ vào và ngõ ra 50Ohm với thông số phản xạ ngõ vào là -13,72dB và thông số phản xạ ngõ ra là -25,65dB.
Tải xuống: 0
Tài liệu tham khảo
Thomas H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits”, 2nd Edition, Cambridge University Press, USA, 2004.
Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw Hill Companies, 2001.
Maxim, Datasheet of VHF-to-Microwave, +3V, General-Purpose Amplifiers, Rev 2, Aug. 2003.
P. E. Allen, D. R. Holberg, CMOS Analog Circuit Design, Oxford University Press, p. 125, 2002.
Derek K. Shaeffer, Thomas H. Lee “A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 32, NO. 5, MAY 1997.
Jarkko Jussila, Pete Sivonen, “A 1.2-V Highly Linear Balanced Noise-Cancelling LNA in 0.13-m CMOS” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 3, MARCH 2008.
Tải xuống
Đã Xuất bản
Cách trích dẫn
Giấy phép
Tác phẩm này được cấp phép theo Giấy phép quốc tế Creative Commons Attribution-NonCommercial 4.0 .
Bản quyền thuộc về JTE.
