Thiết kê bộ nhớ cam công suất thấp dùng kỹ thuật power gating
Email tác giả liên hệ:
huanvm@hcmute.edu.vnTừ khóa:
Bộ nhớ địa chỉ nội dung (CAM), Match line, Bit Parity, Power gating, Công suất thấpTóm tắt
Trong bài báo này tác giả thực hiện thiết kế và mô phỏng bộ nhớ CAM công suất thấp. Bộ nhớ địa chỉ nội dung (CAM) sẽ so sánh dữ liệu lưu trữ với dữ liệu tìm kiếm rồi trả về địa chỉ phù hợp. CAM được sử dụng nhiều trong ứng dụng của chuyển tiếp gói tin và phân loại gói tin trong các bộ định tuyến mạng. Bài báo thiết kết một bộ nhớ CAM thông thường và một bộ nhớ CAM đề xuất. Nghiên cứu tiến hành thiết kế bộ nhớ CAM đề xuất với mục đích nhằm giảm năng lượng tiêu thụ cho toàn mạch. Bộ nhớ CAM đề xuất đã được thiết kế dùng kỹ thuật power gating nhằm ngắt dòng tiêu thụ trong quá trình so sánh dữ liệu của CAM. Bên cạnh đó, nghiên cứu áp dụng bộ nhớ CAM này vào thiết kế bộ kiểm tra bit Parity nhằm giảm được thời gian trì hoãn và công suất tiêu thụ. Tác giả đã sử dụng phần mềm Cadence thực hiện mô phỏng CAM thông thường và CAM đề xuất để tìm ra kết quả so sánh hai bộ nhớ đó. Dựa trên kết quả mô phỏng tác giả đã thấy dòng matchline đã giảm được 59.3%, thời gian delay đã giảm được một nửa và dòng rò của CAM đề xuất đã giảm được 96.6% so với CAM thông thường trong công nghệ CMOS mô phỏng 45nm.
Tải xuống: 0
Tài liệu tham khảo
Kostas Pagiamtzis, Ali Sheikholeslami, “Content-Addressable Memory (CAM) Circuits and Architectures: A Tutorial and Survey” IEEE Journals & Magazines, Vol.41, Issue 3, pp.712-727, 2006.
A.T.Do, S.S.Chen, Z.H.Kong, and K.S.Yeo, “A High Speed Low Power CAM With a Parity Bit and Power-Gated ML Sensing” IEEE Journals & Magazines, Vol.21, Issue 1, pp.151-156, 2013.
Shixiong Jiang, Pengzhan Yan, Ramalingam Sridhar, “A High Speed and Low Power Content-addressable Memory(CAM) Using Pipelined Scheme” IEEE Conferences, pp. 345 – 349, 2015.
Sanghyeon Baeg, “Low-Power Ternary Content-Addressable Memory Design Using a Segmented Match Line” IEEE Journals & Magazines, Vol.55, Issue 6, pp.1485-1494, 2008.
A. Ragasaratha Preethee; V. Bharathi, “Low power CAM design using modified SCN based classifier”, 2016 10th International Conference on Intelligent Systems and Control (ISCO), 2016.
Duc-Hung Le; Nobuyuki Sugii; Shiro Kamohara; Hong-Thu Nguyen; Koichiro Ishibashi; Cong-Kha Pham, “A 400mV 0.59mW low-power CAM-based pattern matching system on 65nm SOTB process”, TENCON 2015 - 2015 IEEE Region 10 Conference, 2015.
Huan Minh Vo, Chul-Moon Jung, Eun-Sub Lee, and Kyeong-Sik Min, “Dual-switch power gating revisited for small sleep energy loss and fast wake-up time in sub-45-nm nodes,” IEICE Electronics Express, vol. 8, no. 4, pp. 232-238, Feb. 2011
Tải xuống
Đã Xuất bản
Cách trích dẫn
Giấy phép
Tác phẩm này được cấp phép theo Giấy phép quốc tế Creative Commons Attribution-NonCommercial 4.0 .
Bản quyền thuộc về JTE.
