Thiết Kế Và Thi Công Bộ Truyền Nhận Theo Giao Thức SPI-Wishbone
Email tác giả liên hệ:
tandd@hcmute.edu.vnDOI:
https://doi.org/10.54644/jte.71B.2022.1142Từ khóa:
Chuẩn SPI, Wishbone bus, FPGA, Verilog, TestbenchTóm tắt
SPI (Serial Peripheral Interface) là chuẩn truyền thông nối tiếp đồng bộ dùng để kết nối và truyền dữ liệu giữa các thiết bị điện tử, được phát triển bởi tập đoàn Motorola. Ưu điểm của chuẩn SPI nằm ở tốc độ truyền dữ liệu cao, đồng bộ trong việc giao tiếp, cách kết nối đơn giản và tiết kiệm tài nguyên sử dụng. Trong khi đó, Wishbone là một chuẩn bus thông dụng với mã nguồn mở, được sử dụng nhiều trong các dự án của Silicore Corporation. Trong bài báo này, chúng tôi trình bày một thiết kế chi tiết bộ điều khiển mang tên SPI-Wishbone, giao tiếp với các thiết bị ngoại vi dựa trên chuẩn SPI có thể hoạt động ở chế độ Master hoặc Slave, đồng thời truyền nhận dữ liệu và nhận sự điều khiển từ bộ xử lý trung tâm thông qua chuẩn bus Wishbone. Cuối cùng, chúng tôi thực hiện đánh giá chi tiết thiết kế thông qua môi trường mô phỏng và tổng hợp các thành phần tài nguyên sử dụng, tần số hoạt động tối đa, công suất tiêu thụ nhằm xác thực tính năng của thiết kế được đề xuất. Chúng tôi sử dụng ngôn ngữ mô tả phần cứng Verilog trong quá trình thiết kế và mô phỏng module SPI-Wishbone.
Tải xuống: 0
Tài liệu tham khảo
G. Sung, L. Tung, H. Wang and J. Lin, "USB Transceiver With a Serial Interface Engine and FIFO Queue for Efficient FPGA-to-FPGA Communication," in IEEE Access, vol. 8, pp. 69788-69799, 2020. DOI: https://doi.org/10.1109/ACCESS.2020.2986510
I. I. b. Jamaludin and H. b. Hassan, "Design and Analysis of Serial Peripheral Interface for Automotive Controller," 2020 IEEE Student Conference on Research and Development (SCOReD), 2020, pp. 498-501. DOI: https://doi.org/10.1109/SCOReD50371.2020.9250981
Anand N, G. Joseph, S. S. Oommen and R. Dhanabal, "Design and implementation of a high speed Serial Peripheral Interface," 2014 International Conference on Advances in Electrical Engineering (ICAEE), 2014, pp. 1-3. DOI: https://doi.org/10.1109/ICAEE.2014.6838431
M. Koushik, R. Anushree, B. J. Sowmya and N. Geethanjali, "Design of SPI Protocol with DO-254 Compliance for Low Power Applications," 2017 International Conference on Recent Advances in Electronics and Communication Technology (ICRAECT), 2017, pp. 186-190. DOI: https://doi.org/10.1109/ICRAECT.2017.45
D. Trivedi, A. Khade, K. Jain and R. Jadhav, "SPI to I2C Protocol Conversion Using Verilog," 2018 Fourth International Conference on Computing Communication Control and Automation (ICCUBEA), 2018, pp. 1-4. DOI: https://doi.org/10.1109/ICCUBEA.2018.8697415
A. K. Oudjida, M. L. Berrandjia, A. Liacha, R. Tiar, K. Tahraoui and Y. N. Alhoumays, "Design and test of general-purpose SPI Master/Slave IPs on OPB bus," 2010 7th International Multi- Conference on Systems, Signals and Devices, 2010, pp. 1-6. DOI: https://doi.org/10.1109/SSD.2010.5585592
M. Hafeez and A. Saparon, "IP Core of Serial Peripheral Interface (SPI) with AMBA APB Interface," 2019 IEEE 9th Symposium on Computer Applications & Industrial Electronics (ISCAIE), 2019, pp. 55-59. DOI: https://doi.org/10.1109/ISCAIE.2019.8743871
B. Zhou, D. Li and G. Lu, "Design of high-speed and reusable SPI IP core based on Wishbone interface," 2011 International Conference on Electrical and Control Engineering, 2011, pp. 1040-1042. DOI: https://doi.org/10.1109/ICECENG.2011.6058000
J. Yang, Y. Xiao, D. Li, Z. Li, Z. Chen and P. Wan, "A Configurable SPI Interface Based on APB Bus," 2020 IEEE 14th International Conference on Anti-counterfeiting, Security, and Identification (ASID), 2020, pp. 73-76. DOI: https://doi.org/10.1109/ASID50160.2020.9271704
Ngoc P.T., Bao H.N., Tan D.D., Phuc T.Q., Ca P.V., "A novel multichannel UART design with FPGA-based implementation", International Journal of Computer Applications in Technology, vol. 67, no. 4, pp 358–369, 2022. DOI: https://doi.org/10.1504/IJCAT.2021.10046400
Richard Herveille, WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores, rev. version: B4, Open Cores Organization, p.7, 2010. www.opencores.org
C. Dongye, "Design of the on-chip bus based on Wishbone," 2011 International Conference on Electronics, Communications and Control (ICECC), 2011, pp. 3653-3656. DOI: https://doi.org/10.1109/ICECC.2011.6067598
Tải xuống
Đã Xuất bản
Cách trích dẫn
Số
Chuyên mục
Categories
Giấy phép
Bản quyền (c) 2022 Tạp chí Khoa học Giáo dục Kỹ Thuật - ĐH SPKT TP.HCM
Tác phẩm này được cấp phép theo Giấy phép quốc tế Creative Commons Attribution-NonCommercial 4.0 .
Bản quyền thuộc về JTE.
